HEVC标准中整数变换的FPGA实现

• 作者: 吴景东 普建龙
• 来源期刊: 电视技术
• 学科: 工学
• 关键词: HEVC FPGA 整数DCT 适应不同TU块
• 年，卷（期）: 2014,（19）
• 所属期刊栏目: 器件与应用
• 页码范围: 101-104,119
• 页数: 5页
• 分类号: TN919.81
• 字数: 3077字
• 语种: 中文

摘要

新一代视频编码标准(High Efficiency Video Coding,HEVC)中整数DCT编码支持大小从4×4到32×32的TU块,运算量巨大.通过优化MCM单元来减少运算量,通过硬件电路复用来减少硬件资源消耗,同时使用转置模块来加速流水线,并且能适应各种不同大小的TU块.实验代码通过Verilog HDL编写,并在Ahera Arria GX EP1AGX90EF1152C FPGA上综合.结果表明,该结构等待时延最多为32个时钟周期,每个时钟周期能处理32个采样点,在184 MHz的时钟频率下,能实时处理60 f/s(帧/秒)的UHD(Ultra-High-Definition 7 680×4 320)视频信号.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴景东	福州大学工业控制研究所	17	145	6.0	11.0
2	普建龙	福州大学工业控制研究所	1	4	1.0	1.0