基于FPGA自主控制浮点加减控制器设计

• 作者: 张玲玲 李克俭 蔡启仲
• 来源期刊: 计算机测量与控制
• 关键词: FPGA 浮点加减法运算 控制器 多操作数
• 年，卷（期）: 2014,（9）
• 所属期刊栏目: 算法、设计与应用
• 页码范围: 2941-2943
• 页数: 3页
• 分类号: TP332
• 语种: 中文

摘要

为实现一种能够自主完成浮点数加/减运算功能的浮点数加/减运算执行控制器,提出了一种基于采用FPGA并行操作电路硬连接的浮点数加/减运算控制电路及其时序控制方法;该控制器在接收到操作数类型与参与运算的操作数后,在内部时序脉冲作用下,可以自主完成操作数的配置以及浮点数加/减法运算的功能,运算结果传输到系统数据总线;论述了该控制器的电路构成和基本原理,分析操作数类型与操作数在内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;设计完成后通过仿真测试可知,该控制器运行的最高频率可达178.317M,从输入端口到输出端口的延时数据为:最小延时是3.185 ns,最大延时是15.336 ns,耗用的IO输入输出端口占总资源的27.92％,数据表明该控制器提高了运算器的运算速度,且能够自主完成浮点数加/减运算.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蔡启仲	广西科技大学电气与信息工程学院	34	86	4.0	5.0
2	李克俭	广西科技大学电气与信息工程学院	22	44	4.0	4.0
3	张玲玲	广西科技大学电气与信息工程学院	6	16	3.0	3.0