基于FPGA自主控制浮点加减乘除控制器设计

• 作者: 张玲玲 李克俭 蔡启仲
• 来源期刊: 计算机测量与控制
• 关键词: FPGA 浮点数 加/减乘除运算 控制器
• 年，卷（期）: 2014,（10）
• 所属期刊栏目: 算法、设计与应用
• 页码范围: 3375-3377,3380
• 页数: 4页
• 分类号: TP332
• 语种: 中文

摘要

为实现一种能够自主完成浮点数加/减、乘、除运算功能的浮点数算术运算执行控制器,提出了一种基于采用FPGA的并行操作设计硬连接的浮点算术运算控制电路及其时序控制方法,该控制器能够自动选择运算器,调整内部时序脉冲的时钟周期,自主完成操作数的配置并进行浮点数加/减、乘、法运算的功能,运算结果读到系统数据总线;论述了该控制器的电路构成和基本原理,分析操作数配置与运算器的选择,及内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;通过仿真综合测试可知,该控制器的最高频率可达132.426 M,从输入端口到输出端口的延时数据为:最小延时是5.367 ns,最大延时是18.347 ns,耗用的1O输入输出端口占总资源的31.45％;并能够自动选择运算器,自主完成相应的算术运算.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蔡启仲	广西科技大学电气与信息工程学院	34	86	4.0	5.0
2	李克俭	广西科技大学电气与信息工程学院	22	44	4.0	4.0
3	张玲玲	广西科技大学电气与信息工程学院	6	16	3.0	3.0