AES加密算法面积与性能平衡优化研究

• 作者: 李仁发 李浪 邹祎
• 来源期刊: 计算机应用研究
• 关键词: AES算法 面积优化 高性能 FPGA实现
• 年，卷（期）: 2014,（12）
• 所属期刊栏目: 信息安全技术
• 页码范围: 3722-3725
• 页数: 4页
• 分类号: TP309.7
• 语种: 中文
• DOI: 10.3969/j.issn.1001-3695.2014.12.052

摘要

AES密码是目前主流应用的加密算法,研究了在面积优化的同时兼顾加密速度的解决方法.根据字节代换的要求和特点,S盒变换采用16×16位的空间预存储置换表,通过O(1)查表效率即可实现SubBytes变换.将伽罗华域上所有元素的两倍先存储在一张表格中,相应运算只需要通过查表和相加就可以完成,避免了有限域的乘法运算,有效减少了运算次数.密钥扩展是独立于加密算法本身的一个特殊模块,采用上升沿有效的时钟控制密钥生成方法,在生成密钥的同一个时钟周期下降沿进行密钥传递,减少了系统延时,增强了并行性,使得面积优化后的AES加密效率更高,吞吐量更大.通过计数器控制加密函数调用的轮数,使得每个模块能多次被调用,从而使得加密芯片面积减少.实验表明在Xilinx Virtex-5 FPGA上优化后的加密模块所占用面积为11 163 Slices,相比优化之前的20 173 Slices,占用面积减少了将近一半.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李仁发	湖南大学信息科学与工程学院	468	4582	30.0	44.0
2	李浪	衡阳师范学院计算机科学系	110	370	11.0	14.0
8	邹祎	衡阳师范学院计算机科学系	37	66	4.0	6.0