FPGA芯片的链结构LUT自测试方法研究

• 作者: 张双悦 李硕 杨士元 王红
• 来源期刊: 计算机科学
• 学科: 工学
• 关键词: 现场可编程门阵列(FPGA) 查找表(LUT) 内建自测试(BIST) 故障覆盖率
• 年，卷（期）: 2014,（5）
• 所属期刊栏目: 2013'容错计算
• 页码范围: 37-40
• 页数: 4页
• 分类号: TN791
• 字数: 3452字
• 语种: 中文

摘要

基于内建自测试(BIST)思想的FPGA测试方法利用被测芯片中的资源来构建测试所需的TPG或ORA,以减少测试对输入输出引脚和外部ATE的需求.传统的FPGA芯片BIST方法仅考虑自测试结构内被配置为CUT的资源,从而需要进行多次组测试来完成整个芯片的测试.在现有LUT自测试链结构的基础上,通过合理选择TPG的电路结构及测试配置,能够在相同测试开销下增加TPG部分的故障覆盖率,提高测试效率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨士元	清华大学自动化系	124	1303	17.0	30.0
2	王红	清华大学自动化系	52	388	11.0	18.0
3	张双悦	清华大学自动化系	2	10	2.0	2.0
4	李硕	清华大学自动化系	7	4	2.0	2.0