基于Verilog HDL的FIR数字滤波器的优化设计与仿真

• 作者: 李玉学 白忠臣 秦水介
• 来源期刊: 现代电子技术
• 关键词: Verilog HDL FIR滤波器 分布式算法 数字集成电路
• 年，卷（期）: 2014,（7）
• 所属期刊栏目: 电子技术应用
• 页码范围: 154-156
• 页数: 3页
• 分类号: TN713-34
• 语种: 中文

摘要

对FIR数字滤波器基于Verilog HDL的实现进行了研究，在分布式算法的基础上进行了改进，设计了32阶常系数FIR滤波器。用Verilog硬件描述语言进行数字逻辑设计，使用Synopsys VCS作为仿真工具对设计进行仿真和验证，在Synopsys 公司的Design Compiler下进行综合。结果表明，该设计既保证了运行速度又节省了芯片的面积，可以广泛应用于数字集成电路的设计中。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李玉学		1	8	1.0	1.0
5	白忠臣		7	21	3.0	4.0
6	秦水介		16	57	5.0	6.0