基于ATE的FPGA亚稳态的激发与验证

• 作者: 孙黎 张涛 王相阳
• 来源期刊: 计算机测量与控制
• 关键词: 自动测试设备 现场可编程门阵列 亚稳态 软件测试 多时钟域
• 年，卷（期）: 2014,（11）
• 所属期刊栏目: 试验与评价技术
• 页码范围: 3647-3649,3653
• 页数: 4页
• 分类号: TP391.76
• 语种: 中文

摘要

在FPGA电路设计中,信号间常发生跨时钟域的传输,亚稳态问题成为影响系统可靠性的关键因素;目前的测试方法不能满足对亚稳态的测试,如何有效地激发亚稳态及验证亚稳态保护措施的有效性,成为FPG-A测试的关键问题;文章详细分析了FPGA中亚稳态产生的根源,基于ATE测试系统,提出了一种有效的多时钟域的测试方法,通过设计输入信号间的时序偏差,激发亚稳态,并验证电路相应的保护措施是否有效;在此基础上,设计了基于ATE的测试系统,调整时钟间隔,成功的激发出亚稳态,并验证了经过两级同步后的电路有效地避免了亚稳态的传播.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张涛	中国科学院空间应用工程与技术中心	473	4174	31.0	44.0
2	孙黎	中国科学院空间应用工程与技术中心	8	76	3.0	8.0
6	王相阳	中国科学院空间应用工程与技术中心	2	8	2.0	2.0