基于FPGA的高精度计时系统设计

• 作者: 刘成 刘灏 张远 李杰 齐锦
• 来源期刊: 电子制作
• 关键词: FPGA 连续计时 RS232
• 年，卷（期）: 2014,（21）
• 所属期刊栏目: 实验研究 Experimental Research
• 页码范围: 31-32
• 页数: 2页
• 字数: 577字
• 语种: 中文

摘要

基于Altera FPGA为核心设计高精度计时仪，方案采用Verilog HDL编程实现高精度连续计时模块，并把相应的数据信息经过处理后通过RS232串口上传至上位机。该方案系统集成度高、工作可靠，达到既定计时精度要求。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘成	西北大学信息科学与技术学院	34	72	5.0	7.0
2	张远	西北大学信息科学与技术学院	8	60	5.0	7.0
3	刘灏		6	17	2.0	4.0
4	齐锦	西北大学信息科学与技术学院	7	3	1.0	1.0
5	李杰		19	30	3.0	4.0