面向多线程应用的片上多核处理器私有LLC优化

• 作者: 吴建宇 彭蔓蔓
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 片上多核处理器 存储墙 末级Cache 失效开销 缓冲器
• 年，卷（期）: 2015,（1）
• 所属期刊栏目: 开发研究与工程应用
• 页码范围: 316-321
• 页数: 6页
• 分类号: TP303
• 字数: 5518字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2015.01.059

摘要

片上多核处理器已逐渐取代传统超标量处理器成为集成电路设计的主流结构,但芯片的存储墙问题依旧是设计的一个难题.CMP通过大容量的末级高速缓存来缓解访存压力.在软件编程模式向多线程并行方式转变的背景下,针对多线程应用在多核处理器上的Cache访问特征,提出一种面向私有末级Cache的优化算法,通过硬件缓冲器记录处理器访存地址,从而实现共享数据在Cache间的传递机制,有效降低Cache失效开销.实验结果表明,在硬件开销不超过Cache部件0.1％的情况下,测试用例平均加速比为1.13.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	彭蔓蔓	湖南大学信息科学与工程学院	34	238	9.0	14.0
2	吴建宇	湖南大学信息科学与工程学院	1	0	0.0	0.0