基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对内建自测试(BIST )技术在SoC测试上的应用问题 ,提出了一种在IEEE 1500标准下对IP核的BIST设计方法.该方法根据IEEE 1500标准的测试结构和规范研究讨论了测试壳的各个组成单元 ,实现了测试壳在各种工作模式下的指令操作 ,并结合BIST的工作原理设计了测试控制器的结构和工作流程.最终以8位超进位加法器为例 ,在Quartus II环境下对整个测试系统进行了功能验证.验证结果表明 ,IEEE 1500测试壳可在BIST控制器作用下正确完成指令和数据传输 ,本设计对IP核的测试功能有效可行.
推荐文章
用内建自测试(BIST)方法测试IP核
IP核
内建自测试BIST
测试外壳(wrapper)
基于 IEEE 1500标准的嵌入式 ROM及SRAM内建自测试设计
嵌入式存储器
IEEE 1500标准
测试外壳
SRAM和ROM
基于 IEEE 1500标准的 IP核测试壳的设计与验证
IEEE 1500标准
SoC测试
测试壳
自动生成
基于存储器内建自测试的全速测试设计
存储器内建自测试
流水寄存器
全速测试
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于IEEE1500标准的IP核内建自测试设计
来源期刊 国外电子测量技术 学科 工学
关键词 IP核测试 内建自测试 IEEE1500标准
年,卷(期) 2015,(9) 所属期刊栏目 应用天地
研究方向 页码范围 75-80
页数 6页 分类号 TN407
字数 2634字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 谈恩民 桂林电子科技大学电子工程与自动化学院 53 221 8.0 11.0
2 冷冰 桂林电子科技大学电子工程与自动化学院 1 4 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (57)
共引文献  (47)
参考文献  (10)
节点文献
引证文献  (4)
同被引文献  (21)
二级引证文献  (7)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(3)
  • 参考文献(0)
  • 二级参考文献(3)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(0)
  • 二级参考文献(2)
2005(3)
  • 参考文献(0)
  • 二级参考文献(3)
2006(5)
  • 参考文献(0)
  • 二级参考文献(5)
2007(6)
  • 参考文献(1)
  • 二级参考文献(5)
2008(2)
  • 参考文献(0)
  • 二级参考文献(2)
2009(4)
  • 参考文献(1)
  • 二级参考文献(3)
2010(9)
  • 参考文献(2)
  • 二级参考文献(7)
2011(11)
  • 参考文献(0)
  • 二级参考文献(11)
2012(10)
  • 参考文献(0)
  • 二级参考文献(10)
2013(5)
  • 参考文献(1)
  • 二级参考文献(4)
2014(5)
  • 参考文献(5)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2016(3)
  • 引证文献(3)
  • 二级引证文献(0)
2017(2)
  • 引证文献(1)
  • 二级引证文献(1)
2018(4)
  • 引证文献(0)
  • 二级引证文献(4)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
IP核测试
内建自测试
IEEE1500标准
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
国外电子测量技术
月刊
1002-8978
11-2268/TN
大16开
北京东城区北河沿大街79号2楼
82-141
1982
chi
出版文献量(篇)
5838
总下载数(次)
16
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导