低功耗DDR高速信号的封装布线方案设计及信号完整性分析

• 作者: 于大全 尚文亚 秦征
• 来源期刊: 现代电子技术
• 关键词: DDR 高速信号 封装布线 信号串扰影响 电路设计
• 年，卷（期）: 2015,（19）
• 所属期刊栏目: 电子技术应用
• 页码范围: 135-139
• 页数: 5页
• 分类号: TN02-34
• 语种: 中文

摘要

不同于印制电路板的制作工艺，芯片封装基板的走线更细，线间距更窄。狭小的布线空间使传输线效应更为明显，而且封装设计的好坏直接影响芯片是否可以正常工作，同时芯片成本的控制要求布线层尽量要最少。这些问题使得高速信号布线面临严峻的挑战。在国家科技重大专项的资助下，使用全波电磁场仿真工具进行建模分析，研究了布线中线宽、线间距和参考地对信号传输质量和信号间串扰的影响，并且基于一款低功耗DDR高速芯片的双层封装布线设计，在实际设计方案中对分析结果进行了仿真验证，最终得到了一种高质量、低成本封装基板高速布线方案，速率达到1333 Mb/s。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	于大全	中国科学院微电子研究所	8	60	4.0	7.0
2	秦征		1	1	1.0	1.0
6	尚文亚	中国科学院微电子研究所	1	1	1.0	1.0