本征层厚度对非晶硅叠层电池电流匹配的影响

• 作者: 于冬安 张庆宝 赵晓宾 邱美艳
• 来源期刊: 电子元件与材料
• 学科: 工学
• 关键词: 非晶硅 叠层电池 本征层 沉积 短路电流 工艺参数
• 年，卷（期）: 2015,（2）
• 所属期刊栏目: 研究与试制
• 页码范围: 31-34
• 页数: 4页
• 分类号: TN305
• 字数: 1851字
• 语种: 中文
• DOI: 10.14106/j.cnki.1001-2028.2015.02.008

摘要

采用PECVD技术制备a-Si：H/a-Si：H叠层双结非晶硅电池，研究了本征层厚度对叠层电池功率及短路电流的影响。通过调节顶电池和底电池本征层的沉积时间，得到不同厚度比例的本征层(di1：di2)，经过实验对比发现 I层总体厚度为650 nm，di1：di2=1：5时得到的电池组件短路电流（Isc）和最大功率（Pmax）都是最大值。此时叠层电池的电流得到了较好的匹配，实现了工艺参数的优化。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邱美艳		11	6	2.0	2.0
2	赵晓宾		1	2	1.0	1.0
3	于冬安		1	2	1.0	1.0
4	张庆宝		1	2	1.0	1.0