基于FPGA的多路伪随机序列发生器的设计与实现

• 作者: 王兵
• 来源期刊: 广东通信技术
• 关键词: FPGA 有限域 伪随机序列 自顶向下 GOLD序列
• 年，卷（期）: 2015,（6）
• 所属期刊栏目: 新技术.新业务
• 页码范围: 49-51
• 页数: 3页
• 语种: 中文
• DOI: 10.3969/j.issn.1006-6403.2015.06.012

摘要

传统伪随机序列构成优选对的数目较少，在码分多址系统中的应用受到限制。利用GW48实验平台和QuartusⅡ软件，采用有限域法寻找m序列优选对，以及采用自顶向下的设计方法，设计了一种基于FPGA的多路伪随机序列发生器，即G0LD序列发生器。实验测试结果表明该GOLD序列发生器具有良好的自相关性和互相关性，可广泛应用于通信、密码学、雷达、流媒体处理等领域。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王兵		13	58	4.0	7.0