基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对现有“与/异或”(AND/XOR)复合门级联设计电路存在功耗大、延时长等不足,提出一种基于晶体管级的三输入AND/XOR复合门电路结构.通过采用多轨结构、缩短传输路径以及混合CMOS逻辑设计方法,克服了原有电路中单一逻辑和单轨结构信号路径长的不足,进而提高了电路性能.在55 nm的CMOS技术工艺和PTM多种工艺下,经过HSPICE模拟和Cadence提取版图的后仿真,显示所设计的电路具有正确的逻辑功能,相较于采用门电路级联而成的AND/XOR电路,本电路在不同负载、频率和PVT组合等情况下的延时、功耗和功耗延迟积(PDP)都得到了明显改善.
推荐文章
低能耗三输入 AND/XOR门的设计
与/异或
功耗
功耗-延时积
低能耗
高性能算术SIMD模块的电路设计
DSP
SIMD加法器
有限动态电路
电路设计
IC中的输入/输出电路设计
PAD
闩锁效应
隔离环
输入/输出电路
高性能电荷泵电路设计
锁相环
电荷泵
失配
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 三输入高性能AND/XOR复合门电路设计
来源期刊 浙江大学学报(理学版) 学科 工学
关键词 与/异或 混合CMOS逻辑 多轨结构 功耗延迟积 晶体管级
年,卷(期) 2015,(3) 所属期刊栏目 电子科学
研究方向 页码范围 310-315
页数 6页 分类号 TN4|TN431.2
字数 3527字 语种 中文
DOI 10.3785/j.issn.1008-9497.2015.03.013
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 夏银水 宁波大学电路与系统研究所 101 345 9.0 13.0
2 王伦耀 宁波大学电路与系统研究所 43 177 7.0 10.0
3 黄春蕾 宁波大学电路与系统研究所 2 19 2.0 2.0
4 梁浩 宁波大学电路与系统研究所 2 19 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (6)
节点文献
引证文献  (3)
同被引文献  (1)
二级引证文献  (7)
1994(1)
  • 参考文献(1)
  • 二级参考文献(0)
1997(1)
  • 参考文献(1)
  • 二级参考文献(0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(2)
  • 引证文献(0)
  • 二级引证文献(2)
2019(5)
  • 引证文献(0)
  • 二级引证文献(5)
研究主题发展历程
节点文献
与/异或
混合CMOS逻辑
多轨结构
功耗延迟积
晶体管级
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
浙江大学学报(理学版)
双月刊
1008-9497
33-1246/N
大16开
杭州市天目山路148号浙江大学
32-36
1956
chi
出版文献量(篇)
3051
总下载数(次)
2
总被引数(次)
24460
论文1v1指导