作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
通过对反正切函数实现算法的研究,在传统CORDIC算法的基础上,提出了一种以超前进位加法器为基本单元的迭代结构,双时钟输入,完成了反正切函数的ASIC电路设计。该算法采用TSMC 55 nm工艺,在Synopsys/syn10.12环境中综合实现。该算法的关键路径由原来的2.9 ns提升至1.3 ns,最高运算频率可以达到769 MHz,即优化后的CORDIC算法比优化前速率提高了2倍多。
推荐文章
基于CORDIC改进算法的反正切函数在FPGA中的实现
CORDIC算法
反正切函数
VHDL
FPGA芯片
截尾误差
CORDIC算法正切余切函数的FPGA实现
算法
正切余切函数
FPGA
反正切函数的CORDIC算法及其FPGA实现
反正切函数
FPGA
运动学逆解
CORDIC
一种CORDIC算法的FPGA实现
坐标旋转数字计算机
现场可编程门阵列
正余弦函数
单精度浮点数
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种CORDIC算法优化及32位浮点反正切函数FPGA实现
来源期刊 电子与封装 学科 工学
关键词 CORDIC算法 分层次超前进位加法 反正切函数
年,卷(期) 2015,(3) 所属期刊栏目
研究方向 页码范围 22-25
页数 4页 分类号 TN402
字数 2896字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 鲍宜鹏 4 9 1.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (4)
参考文献  (3)
节点文献
引证文献  (7)
同被引文献  (26)
二级引证文献  (15)
1959(3)
  • 参考文献(1)
  • 二级参考文献(2)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2016(4)
  • 引证文献(4)
  • 二级引证文献(0)
2017(6)
  • 引证文献(2)
  • 二级引证文献(4)
2018(7)
  • 引证文献(0)
  • 二级引证文献(7)
2019(4)
  • 引证文献(1)
  • 二级引证文献(3)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
CORDIC算法
分层次超前进位加法
反正切函数
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子与封装
月刊
1681-1070
32-1709/TN
大16开
江苏无锡市惠河路5号(208信箱)
2002
chi
出版文献量(篇)
3006
总下载数(次)
24
总被引数(次)
9543
论文1v1指导