基于FPGA有限域构造的QC-LDPC分层译码器设计

• 作者: 仰枫帆 卢海芹
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: 有限域乘群 QC-LDPC码 分层译码器 FPGA
• 年，卷（期）: 2015,（2）
• 所属期刊栏目: 图像·编码与软件
• 页码范围: 78-82
• 页数: 5页
• 分类号: TN919.3+2
• 字数: 4079字
• 语种: 中文
• DOI: 10.16180/j.cnki.issn1007-7820.2015.02.022

摘要

针对QC-LDPC码的Tanner图中存在的短环,尤其是4环,对迭代译码性能产生不利影响的问题,寻找到一种有限域乘群构造法,该方法构造的QC-LDPC码的Tanner图中不存在任何4环.基于此方法构造的码长为3 060,码率为的(3,12)规则QC-LDPC码,选用Altera公司StratixII系列的EP2S60F484C4器件,对其实现了分层译码器硬件结构的设计.实现结果表明,在最大迭代次数为5时,时钟频率最高可达35.38 MHz,吞吐量达到92.27 Mbit·s-1.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	仰枫帆	南京航空航天大学电子信息工程学院	47	108	6.0	7.0
2	卢海芹	南京航空航天大学电子信息工程学院	1	1	1.0	1.0