FPGA/CPLD的管脚设置对信号完整性的影响分析研究

• 作者: 莫晓山 邓月明 郭利文
• 来源期刊: 现代电子技术
• 关键词: FPGA CPLD 时序 信号完整性
• 年，卷（期）: 2015,（17）
• 所属期刊栏目: 信号与图像处理
• 页码范围: 61-64
• 页数: 4页
• 分类号: TN911.6-34
• 语种: 中文

摘要

随着FPGA以及CPLD在现代电子线路中的出现和使用越来越多,同时电子器件的集成度越来越高、速度越来越快,对电路的稳定性有着越来越严苛的要求,在硬件上表现为对系统电源完整性和信号完整性的严苛要求.从信号完整性的角度出发,通过分析硬件工程师和FPGA/CPLD软件设计工程师容易疏忽的问题,以Altera Cyclone IV系列FPGA进行重点研究,从硬件的角度确保FPGA/CPLD系统的稳定性和鲁棒性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邓月明	湖南师范大学物理与信息科学学院	22	112	5.0	10.0
2	莫晓山		16	57	4.0	7.0
3	郭利文		2	5	2.0	2.0