12位逐次逼近模数转换器关键设计技术研究

• 作者: 居水荣 朱樟明 魏天尧
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 集成电路ADC 设计技术 芯片面积 低功耗 有效位数
• 年，卷（期）: 2015,（5）
• 所属期刊栏目: 固态电子器件及材料
• 页码范围: 1022-1030
• 页数: 9页
• 分类号: TN432
• 字数: 6066字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2015.05.012

摘要

采用逐次逼近方式设计了一个12 bit的超低功耗模数转换电路.为减小整个ADC的芯片面积、功耗和误差,提高有效位数,精确设计了该ADC的采样保持和高精度比较器的电路结构以及版图.采用0.18 μm CMOS工艺,该ADC的信噪比(SNR)为72 dB,有效位数(ENOB)为11.7 bit,该ADC的芯片面积只有0.36 mm2,典型的功耗仅为40 μW,微分非线性误差DNL小到0.6 LSB、积分非线性误差INL只有0.63 LSB.整个ADC性能达到设计要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	朱樟明		164	1318	18.0	26.0
2	居水荣		35	85	5.0	7.0
3	魏天尧		2	8	1.0	2.0