基于FPGA的多功能数字钟系统的设计与实现

• 作者: 刘宝军 娄阳 张珉 王中训 钟强
• 来源期刊: 电声技术
• 学科: 工学
• 关键词: FPGA 数字钟 Verilog HDL
• 年，卷（期）: 2015,（10）
• 所属期刊栏目: 器件与电路
• 页码范围: 35-38
• 页数: 4页
• 分类号: TN911.22
• 字数: 1186字
• 语种: 中文
• DOI: 10.16311/j.audioe.2015.10.08

摘要

介绍了一种基于FPGA的多功能数字钟系统的设计方案,采用Verilog HDL编程语言以及Top-Down的模块化设计思想,对整个模块作了详细的介绍.系统设计是为了满足不同人群的需要,增加一个模式选择按键,可以实现12小时、24小时两种计时方法的切换.整点报时功能采用蜂鸣器完成,当前时刻是几时蜂鸣器就响几下.通过Modelsim仿真,并且下载至FPGA开发板验证发现系统实现了预期的功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王中训		85	359	9.0	15.0
2	张珉		9	30	4.0	5.0
3	娄阳		10	36	4.0	5.0
4	钟强		12	34	4.0	5.0
5	刘宝军		14	44	4.0	5.0