基于FPGA的DVB-S2 LDPC编码器的设计与实现

• 作者: 杨宏伟 潘申富 王延鹏
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: DVB-S2标准 LDPC编码器 宽带多媒体卫星系统 FPGA
• 年，卷（期）: 2015,（3）
• 页码范围: 30-33
• 页数: 4页
• 分类号: TP391.4
• 字数: 3767字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2015.03.09

摘要

低密度奇偶校验码（ LDPC）由于具有极其出色的比特纠错性能而被第2代卫星数字视频广播标准（ DVB?S2）所采用。为满足宽带多媒体系统高吞率的应用需求，针对DVB?S2标准提供的 LDPC码字结构，提出了利用 FPGA上的RAM存储单元存储校验比特的方法，校验比特计算模块采用部分并行计算结构，据此设计了基于FPGA的LDPC编码器实现方案。该方案已经在EP3C120F484I7 Cyclone Ⅲ Atera FPGA上实现，经过测试吞吐量可达2?6 Gb／s。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	潘申富	中国电子科技集团公司第五十四研究所	21	111	7.0	9.0
2	王延鹏	中国电子科技集团公司第五十四研究所	1	2	1.0	1.0
3	杨宏伟		1	2	1.0	1.0