基于FPGA和ASIC实现的不同路由器结构的MPSoC比较

• 作者: 杨海钢 林郁 贾瑞 郭珍红 高同强
• 来源期刊: 太赫兹科学与电子信息学报
• 学科: 工学
• 关键词: 多核片上系统 片上网络 现场可编程门阵列 专用集成电路 面积 延时
• 年，卷（期）: 2015,（6）
• 所属期刊栏目: 微电子、微系统与物理电子学
• 页码范围: 983-989
• 页数: 7页
• 分类号: TN911.73
• 字数: 4343字
• 语种: 中文
• DOI: 10.11805/TKYDA201506.0983

摘要

随着工艺特征尺寸的缩进,为了进一步提高数据处理速度,多核片上系统(MPSoC)成为一种必然的选择.片上网络(NoC)作为多核片上系统的通信部分,其设计影响了整个系统的性能.本文研究了 2种不同的片上网络设计,探讨了路由器结构的改变对 MPSoC性能的影响.对于采用低延迟优化设计的路由器,通过 ModelSim仿真得到数据帧的最优传输延迟减少了 6倍.同时,分别完成了该MPSoC的FPGA和ASIC实现,基于实现结果定量分析了在0.13 μm工艺尺寸下2种实现方式的面积和延时差距.结果表明,FPGA实现与 ASIC实现的面积比率大约为 29~33:1,延时比率大约为 4.5~7.5:1.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨海钢	中国科学院电子学研究所	134	485	10.0	15.0
2	高同强	中国科学院电子学研究所	13	20	2.0	4.0
6	林郁	中国科学院电子学研究所	14	20	3.0	3.0
7	郭珍红	中国科学院电子学研究所	3	1	1.0	1.0
11	贾瑞	中国科学院电子学研究所	6	18	3.0	4.0