基于FPGA的多路高速数据传输同步时延测量系统?

• 作者: 杨涛 熊梓成 苏涛 逄锦昊
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 高速数据传输 同步时延 现场可编程门阵列 输入输出延迟单元 混合模式时钟管理器
• 年，卷（期）: 2015,（2）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 447-451
• 页数: 5页
• 分类号: TN919.3
• 字数: 1841字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2015.02.043

摘要

为了测量多路高速数据传输的同步时延,设计了一种同步时延测量系统,采用FPGA的输入输出延迟单元( IODE-LAYE)和混合模式时钟管理器( MMCM)移动采样点位置,得到不同采样点位置的采样数据,通过计算机分析采样数据,找到传输不稳定的采样点位置,并计算出同步时延。 IODELAYE保证了系统的高精度,通过与MMCM的结合,使系统具有宽量程的特点。测试结果表明,该系统性能稳定,测量误差小于0.2 ns,适用于多路高速数据传输场合。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨涛	西安电子科技大学雷达信号处理国家重点实验室	30	159	7.0	11.0
2	苏涛	西安电子科技大学雷达信号处理国家重点实验室	169	1383	20.0	27.0
3	逄锦昊	西安电子科技大学雷达信号处理国家重点实验室	3	14	3.0	3.0
4	熊梓成	西安电子科技大学雷达信号处理国家重点实验室	1	5	1.0	1.0