PLL驱动DDS的低相噪小步进LFM信号源设计?

• 作者: 王文才 陈昌明 黄刚
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 频率源 线性调频 PLL+DDS(锁相环-直接数字系统) AD9910 HMC704
• 年，卷（期）: 2015,（2）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 348-351
• 页数: 4页
• 分类号: TN74
• 字数: 1624字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2015.02.024

摘要

介绍了一种低相噪线性调频( LFM )雷达信号源的产生和实现方案。通过分析 DDS输出信号频谱和杂散,采用HMC704控制VCO的方法设计了1 GHz的锁相环路( PLL)作为DDS的时钟驱动电路,并对环路滤波器和AD9910硬件电路优化设计改善杂散和相噪性能。通过计算寄存器参数和分析SPI总线时序,利用FPGA对DDS和PLL高速配置。最后给出了系统实物图和测试方法,实测结果表明：该线性调频源输出幅度大于-3 dBm,频率步进为1 kHz,相位噪声优于-103 dBc/Hz@1 kHz,各项指标满足实际工程要求。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄刚	成都信息工程学院通信工程学院	6	12	2.0	3.0
2	陈昌明	成都信息工程学院通信工程学院	32	102	6.0	9.0
3	王文才	成都信息工程学院通信工程学院	4	15	2.0	3.0