64位高性能冗余二进制-二进制数转换器的设计

• 作者: 崔晓平 胡薇 陈鑫
• 来源期刊: 现代电子技术
• 关键词: RB-NB转换器 并行前缀加法器 进位跳跃加法器 冗余二进制乘法器
• 年，卷（期）: 2015,（10）
• 所属期刊栏目: 电子与信息器件
• 页码范围: 103-106,110
• 页数: 5页
• 分类号: TN710-34
• 语种: 中文

摘要

冗余二进制（RB）加法的进位无关特性和规整的压缩结构，可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB?二进制数转换器三个关键模块构成。在此基于基?16 RB Booth编码结构提出了一种由进位跳跃加法器和并行前缀/进位选择混合加法器构成的冗余二进制?二进制数转换器。用Verilog HDL对该转换器进行描述，在Synopsys的VCS平台上进行仿真验证，在SMIC 45 nm的工艺下，通过Design Compiler 对转换器进行综合，比较普通的并行前缀/进位选择转换器，设计的64位转换器在延时、面积和功耗得到有效的改善。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈鑫	南京航空航天大学电子信息工程学院	21	36	3.0	5.0
2	崔晓平	南京航空航天大学电子信息工程学院	11	33	4.0	5.0
3	胡薇	南京航空航天大学电子信息工程学院	1	0	0.0	0.0