作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为适应通信系统的全数字自动化控制和硬件逐渐向软件化发展的趋势,提出了一种基于FPGA(现场可编程逻辑门阵列)的UART设计与实现方案.整个UART模块采用Verilog HDL硬件描述语言进行编写,其中接收和发送模块采用有限状态机来完成,并在ISE环境下进行综合建模仿真,给出各个子模块和总模块的仿真时序图以及综合生成的RTL图.同时利用Xilinx公司的FPGA开发板对程序进行下载运行调试,结果表明整个UART模块运行稳定可靠,较好地实现了数据之间的并行和串行转换,达到了预期的设计要求.
推荐文章
基于FPGA的UART设计与实现
FPGA
UART
有限状态机
SignalTapⅡ
基于FPGA的UART IP核设计与实现
IP核
UART
Verilog HDL
FPGA
基于FPGA的UART IP核设计与实现
通用异步收发器
IP核
FPGA
硬件描述语言
基于FPGA的UART设计实现及其验证方法
通用异步收发器
串口通信
现场可编程逻辑器件
有限状态机
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的UART设计与实现
来源期刊 电子测量技术 学科 工学
关键词 UART verilog FPGA 有限状态机
年,卷(期) 2015,(3) 所属期刊栏目 可编程器件应用
研究方向 页码范围 77-81
页数 5页 分类号 TP274+.2
字数 1970字 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (47)
共引文献  (110)
参考文献  (10)
节点文献
引证文献  (25)
同被引文献  (83)
二级引证文献  (29)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(2)
  • 参考文献(0)
  • 二级参考文献(2)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(8)
  • 参考文献(0)
  • 二级参考文献(8)
2007(4)
  • 参考文献(0)
  • 二级参考文献(4)
2008(7)
  • 参考文献(0)
  • 二级参考文献(7)
2009(8)
  • 参考文献(1)
  • 二级参考文献(7)
2010(12)
  • 参考文献(3)
  • 二级参考文献(9)
2011(7)
  • 参考文献(1)
  • 二级参考文献(6)
2012(4)
  • 参考文献(2)
  • 二级参考文献(2)
2013(3)
  • 参考文献(3)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2016(4)
  • 引证文献(3)
  • 二级引证文献(1)
2017(10)
  • 引证文献(10)
  • 二级引证文献(0)
2018(16)
  • 引证文献(6)
  • 二级引证文献(10)
2019(18)
  • 引证文献(5)
  • 二级引证文献(13)
2020(6)
  • 引证文献(1)
  • 二级引证文献(5)
研究主题发展历程
节点文献
UART
verilog
FPGA
有限状态机
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测量技术
半月刊
1002-7300
11-2175/TN
大16开
北京市东城区北河沿大街79号
2-336
1977
chi
出版文献量(篇)
9342
总下载数(次)
50
总被引数(次)
46785
论文1v1指导