作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
IP核的广泛应用提高了电路集成的效率.由于众多功能各异的IP核集成在电路中,完善的测试机制是确保其正常工作的前提.因此,如何对IP核进行测试成为复用IP核技术必须解决的问题.IEEE Std 1500提供了IP核的测试实现机制,文中基于IEEE 1500研究如何实现IP核的Wrapper设计,实验以Hamming码译码IP核ALTECC_DECODER为测试对象,验证了IEEE 1500 Wrapper可有效地对IP核进行测试.
推荐文章
基于IEEE 1500的NoC资源节点Wrapper设计
NoC
资源节点
IEEE 1500 Wrapper
WBR单元
基于 IEEE 1500标准的 IP核测试壳的设计与验证
IEEE 1500标准
SoC测试
测试壳
自动生成
基于IEEE Std1500标准的互连检测构架设计
串扰
测试环
并行测试
串行测试
基于IP设计的系统芯片测试策略
系统芯片
IEEE P1500
IP核
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 ALTECC_DECODER IP核的IEEE 1500 Wrapper设计
来源期刊 电子科技 学科 工学
关键词 IP核 IEEE 1500 Wrapper Hamming
年,卷(期) 2015,(10) 所属期刊栏目 电子·电路
研究方向 页码范围 134-137
页数 4页 分类号 TN79
字数 1515字 语种 中文
DOI 10.16180/j.cnki.issn1007-7820.2015.10.036
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王建喜 桂林电子科技大学电子工程与自动化学院 3 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (53)
共引文献  (25)
参考文献  (10)
节点文献
引证文献  (1)
同被引文献  (12)
二级引证文献  (2)
1996(2)
  • 参考文献(0)
  • 二级参考文献(2)
2000(3)
  • 参考文献(0)
  • 二级参考文献(3)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(10)
  • 参考文献(0)
  • 二级参考文献(10)
2006(7)
  • 参考文献(1)
  • 二级参考文献(6)
2007(3)
  • 参考文献(1)
  • 二级参考文献(2)
2008(3)
  • 参考文献(0)
  • 二级参考文献(3)
2009(6)
  • 参考文献(0)
  • 二级参考文献(6)
2010(10)
  • 参考文献(0)
  • 二级参考文献(10)
2011(8)
  • 参考文献(1)
  • 二级参考文献(7)
2012(4)
  • 参考文献(3)
  • 二级参考文献(1)
2013(3)
  • 参考文献(3)
  • 二级参考文献(0)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
IP核
IEEE 1500 Wrapper
Hamming
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子科技
月刊
1007-7820
61-1291/TN
大16开
西安电子科技大学
1987
chi
出版文献量(篇)
9344
总下载数(次)
32
总被引数(次)
31437
论文1v1指导