基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着高速通信系统的发展和传输速率的不断提高,锁相环作为提供精确时钟信号的核心电路,不仅需要产生低抖动、低噪声的时钟,而且要求频率覆盖范围广和支持多协议,而恒定带宽的锁相环无法满足多协议对锁相环带宽的要求。为了实现统一架构下多协议对不同频率的带宽要求,文中设计了一种宽温低抖动带宽自适应的锁相环电路,利用比较器模块和电荷泵形成反馈回路灵活地改变电荷泵电流,实现了环路带宽对不同频率在锁定过程中的自适应调整。同时采用改进的占空比校正、压控振荡器和电荷泵电路,降低了锁相环噪声。采用0.13μm CMOS工艺。测试结果表明输出频率为1.0625~3 GHz,数据率覆盖1.0625~5.9 Gbps,RJ<1.3 ps,温度范围为-55~125℃,满足了FC-PI-4、PCIE1.1和Rapid IO1.3的协议要求,已成功应用于多款高速SerDes芯片中。
推荐文章
基于DSP Builder的带宽自适应全数字锁相环的设计与实现
DSP Builder
带宽自适应
PI控制
全数字锁相环
基于FPGA的低抖动时钟锁相环设计方法
锁相环
数字时钟管理器
FPGA
可移植性
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
基于自适应比例积分控制的全数字锁相环
全数字锁相环
自适应
比例积分控制
电子设计自动化
现场可编程门阵列
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种低抖动带宽自适应锁相环的设计与实现
来源期刊 计算机技术与发展 学科 工学
关键词 锁相环 带宽自适应 宽温 低抖动
年,卷(期) 2015,(6) 所属期刊栏目 应用开发研究
研究方向 页码范围 163-165,175
页数 4页 分类号 TP31
字数 1153字 语种 中文
DOI 10.3969/j.issn.1673-629X.2015.06.036
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘颖 11 7 2.0 2.0
2 田泽 122 777 15.0 20.0
3 邵刚 6 23 3.0 4.0
4 刘敏侠 2 8 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (15)
共引文献  (11)
参考文献  (8)
节点文献
引证文献  (3)
同被引文献  (7)
二级引证文献  (3)
1975(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(1)
  • 二级参考文献(0)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(4)
  • 参考文献(2)
  • 二级参考文献(2)
2003(3)
  • 参考文献(1)
  • 二级参考文献(2)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(4)
  • 参考文献(1)
  • 二级参考文献(3)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(4)
  • 参考文献(1)
  • 二级参考文献(3)
2009(2)
  • 参考文献(2)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(2)
  • 引证文献(2)
  • 二级引证文献(0)
2018(2)
  • 引证文献(0)
  • 二级引证文献(2)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
锁相环
带宽自适应
宽温
低抖动
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机技术与发展
月刊
1673-629X
61-1450/TP
大16开
西安市雁塔路南段99号
52-127
1991
chi
出版文献量(篇)
12927
总下载数(次)
40
总被引数(次)
111596
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导