基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对CCSDS系统中低密度奇偶校验码(LDPC),提出了一种低复杂度高速并行译码器实现方法.该方法利用LDPC码校验矩阵的循环结构特性,在传统的和积译码算法(SPA)上做了改进,使得在迭代次数为8的情况下,译码性能与理论值基本一致.
推荐文章
IEEE 802.1 6e中LDPC译码器的实现
WiMAX
IEEE
802.16e
LDPC译码器
部分并行
FPGA
一种结构化LDPC码的部分并行译码器设计
CCSDS标准
LDPC码
部分并行译码器
码率兼容的LDPC译码器高层次综合实现
低密度奇偶校验码
最小和译码算法
高层次综合
FPGA实现
集成SNR估计的LDPC码译码器的设计与实现
低密度奇偶校验码
TMS320C6416芯片
信噪比
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 CCSDS系统中LDPC译码器的实现
来源期刊 信息技术 学科 工学
关键词 低密度奇偶校验(LDPC)码 译码器 高速并行
年,卷(期) 2015,(4) 所属期刊栏目 应用技术
研究方向 页码范围 170-172,180
页数 4页 分类号 TP391.41
字数 2496字 语种 中文
DOI 10.13274/j.cnki.hdzj.2015.04.044
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 方金辉 中国科学院电子学研究所 6 4 1.0 1.0
2 李双焕 中国科学院电子学研究所 6 5 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (6)
共引文献  (2)
参考文献  (6)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1962(1)
  • 参考文献(0)
  • 二级参考文献(1)
1978(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(2)
  • 参考文献(2)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(3)
  • 参考文献(1)
  • 二级参考文献(2)
2008(2)
  • 参考文献(0)
  • 二级参考文献(2)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
低密度奇偶校验(LDPC)码
译码器
高速并行
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息技术
月刊
1009-2552
23-1557/TN
大16开
哈尔滨市南岗区黄河路122号
14-36
1977
chi
出版文献量(篇)
11355
总下载数(次)
31
论文1v1指导