基于PLB双总线高速存储接口的设计与实现

• 作者: 卢俊 田泽 颜哲
• 来源期刊: 计算机技术与发展
• 学科: 工学
• 关键词: 高性能 从接口 带宽 信号完整性
• 年，卷（期）: 2015,（4）
• 所属期刊栏目: 应用开发研究
• 页码范围: 233-237
• 页数: 5页
• 分类号: TP31
• 字数: 4004字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-629X.2015.04.054

摘要

文中介绍了符合CoreConnect规范的高性能处理器局部总线在SoC芯片中的应用。为了提高基于PPC架构的SoC芯片性能，增加存储带宽利用率，提出一种基于PLB双总线的高速存储接口的设计。文中还描述了高速从接口和DDR3控制器的体系架构设计，并通过对DDR3控制器的数据训练和自测试等关键技术和难点的介绍，实现了高速存储系统的设计。通过仿真可知，基于该接口的SoC芯片中DDR3 SDRAM的带宽利用率能提高到85%以上。通过PCB板上信号完整性分析表明，该接口应用于电路板上的走线串扰小，测试得到的眼图清晰端正，满足设计要求。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	田泽		122	777	15.0	20.0
2	颜哲		5	14	2.0	3.0
3	卢俊		5	16	3.0	3.0