基于 FPGA 的高速并行数据传输系统

• 作者: 杨帆 毕涛 王坤 赵亚范
• 来源期刊: 舰船电子工程
• 学科: 工学
• 关键词: FPGA 校验编码 并行传输 RS232
• 年，卷（期）: 2015,（9）
• 所属期刊栏目: 通信技术与数据传输
• 页码范围: 75-77
• 页数: 3页
• 分类号: TP274.2
• 字数: 1370字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9730.2015.09.019

摘要

该系统以 FPGA 为核心，通过两个彼此独立的 FPGA 核心板构成高速并行数据传输系统的发送端和接收端。传输协议采用12bit 有效数据带宽、5位循环冗余码进行校验编码（CRC），总线传输速率可达24Mbps 以上。接收端成功接收完数据后可通过液晶屏显示数据内容，通过 RS232总线上传至 PC 机进行分析，传输速率9600bps 。传输过程中通过核心板上的 LED 指示灯指示传输线路状态。整个系统模块化程度好、集成度高，充分发挥单片机灵活实用的特点和运算速度快的优势。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王坤	海军航空工程学院基础部	22	52	3.0	6.0
2	赵亚范	海军航空工程学院基础实验部	11	43	4.0	6.0
3	杨帆	海军航空工程学院基础实验部	14	52	5.0	6.0
4	毕涛	海军航空工程学院基础实验部	24	74	5.0	7.0