基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
时钟恢复电路( CDR)是高速串行通讯中的重要模块,对通讯的稳定性和误码率有直接的影响,易受PVT影响。PCIE,RapidIO等高速串行通讯协议中又对CDR的性能指标分别有数据抖动特性及抖动容限的容忍范围等严格定义。由于单一协议和速率设计的CDR电路在电路应用、验证测试和集成的复杂度较大,多协议兼容是技术趋势。文中设计实现了一种多协议兼容的双环时钟恢复电路,采用集成自适应带宽的锁相环结构PI插相器,配合数字控制、相位插值的方式实现。经流片验证,在1~3.125 Gbps速率范围内抖动容限和频率偏移等指标均满足协议标准值要求,误码率小于1E-12,满足FC(FC-PI-4)、PCIE(1.1)和Rapid IO(1.3)的协议要求,工作温度范围为-55~125益。目前该电路已成功应用于PCIE、FC和RapidIO等多款SerDes中,并集成应用于多款高性能SoC芯片中。
推荐文章
一种高性能盲过采样时钟数据恢复电路的实现
盲过采样
时钟数据恢复
滤波整形电路
FPGA
高速CMOS时钟数据恢复电路的设计与仿真
时钟数据恢复
双环半速率结构
相位插值
数字滤波器
一种应用于隔离通讯芯片的全数字时钟数据恢复电路
时钟数据恢复
隔离通讯
抖动抑制算法
CMOS2.5 Gb/s时钟恢复电路设计
光纤通信
同步数字体系
时钟恢复电路
CMOS
预处理
锁相环
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种宽温多协议时钟恢复电路的设计与实现
来源期刊 计算机技术与发展 学科 工学
关键词 时钟恢复电路 多协议 宽温 相位插值
年,卷(期) 2015,(5) 所属期刊栏目 应用开发研究
研究方向 页码范围 164-167
页数 4页 分类号 TP31
字数 2256字 语种 中文
DOI 10.3969/j.issn.1673-629X.2015.05.039
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 田泽 46 134 6.0 9.0
2 邵刚 9 12 2.0 2.0
3 刘颖 10 9 2.0 2.0
4 刘敏侠 6 12 2.0 2.0
5 王晋 5 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (3)
参考文献  (10)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1987(1)
  • 参考文献(1)
  • 二级参考文献(0)
1989(1)
  • 参考文献(0)
  • 二级参考文献(1)
1991(1)
  • 参考文献(1)
  • 二级参考文献(0)
1995(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(1)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(4)
  • 参考文献(3)
  • 二级参考文献(1)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
时钟恢复电路
多协议
宽温
相位插值
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机技术与发展
月刊
1673-629X
61-1450/TP
大16开
西安市雁塔路南段99号
52-127
1991
chi
出版文献量(篇)
12927
总下载数(次)
40
总被引数(次)
111596
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导