基于Sklansky结构的24位并行前缀加法器的设计与实现

• 作者: 姚若河 苏少妍 马廷俊
• 来源期刊: 现代电子技术
• 关键词: 并行前缀加法器 Sklansky结构 优化延时 并行思想
• 年，卷（期）: 2015,（21）
• 所属期刊栏目: 电子技术
• 页码范围: 145-148
• 页数: 4页
• 分类号: TN402-34|TP332.2
• 语种: 中文
• DOI: 10.16652/j.issn.1004-373x.2015.21.039

摘要

针对串行进位加法器存在的延时问题,采用一种基于Sklansky结构的并行前缀加法器,通过对并行前缀加法器各个模块进行优化,设计实现了一个24位并行前缀加法器.通过与24位串行进位加法器进行延时比较,结果表明,Sklansky并行前缀结构的加法器,能有效提高运算速度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	姚若河	华南理工大学电子与信息学院	126	611	11.0	18.0
2	马廷俊	华南理工大学电子与信息学院	1	1	1.0	1.0
3	苏少妍	华南理工大学电子与信息学院	1	1	1.0	1.0