高速SRAM编译器时序算法

• 作者: 吴海宏 彭力 黄奔
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 存储编译器 SRAM IP 时序建模 双线性插值
• 年，卷（期）: 2016,（7）
• 所属期刊栏目: 电路设计
• 页码范围: 22-25,38
• 页数: 5页
• 分类号: TN402
• 字数: 3516字
• 语种: 中文

摘要

介绍了一种通用嵌入式存储器(SRAM)编译器时序建模的方法.通过对存储器关键路径延时分析,时序模型采用分段拓展的建模方式,用Rows、Columns来对SRAM进行分段,分别讨论各段对时序的影响.采用双线性插值法对模型进一步优化,较大程度上提高了模型的精度.最后与ARM公司0.13 μm工艺的存储编译器进行了验证和对比.结果表明,该模型能够较为精确地描述存储编译器时序.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴海宏		2	1	1.0	1.0
2	彭力		6	14	2.0	3.0
3	黄奔		1	1	1.0	1.0