基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
基于SMIC 0.18μm CMOS工艺,设计了一种高电源抑制比低噪声的带隙基准源。此电路在3.3V电源电压下具有较好的温度系数,-40℃~125℃范围内的温度系数为8.6 ppm/℃,带隙基准电路输出电压约为1.195V。通过在基准中运放加入电源抑制比增强级电路提高中低频范围PSRR性能,在电路输出端再引入低通滤波器电路以提高中高频范围PSRR性能,并且低通滤波器有助于降低整个电路的噪声。采用Spectre软件进行仿真,结果显示,电源抑制比为-130.4@dc,-77.6@100KHz,输出噪声为24.8nV@100KHz。该带隙基准源电路非常适合于应用在高电源电压抑制比、低噪声的LDO电路中。
推荐文章
一种高电源抑制比带隙基准源
带隙基准源
电源抑制比
稳压电路
高电源噪声抑制比带隙基准源设计
带隙基准源
电源噪声抑制比
低工作电压
低功耗
模拟IP
一种高电源抑制比的带隙基准电路
电源抑制
带隙
基准
减法器
一种具有高电源抑制比的带隙基准电路
带隙基准
电源抑制比
动态自供电
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种高电源抑制比低噪声的带隙基准源
来源期刊 电子技术 学科 工学
关键词 带隙基准 高电源抑制比 低噪声 电源抑制比增强级 低通滤波器
年,卷(期) 2016,(3) 所属期刊栏目 电子技术设计与应用
研究方向 页码范围 80-83
页数 4页 分类号 TN432
字数 1756字 语种 中文
DOI 10.3969/j.issn.1000-0755.2016.03.024
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张国俊 电子科技大学电子薄膜与集成器件国家重点实验室 57 231 8.0 11.0
2 张涛 电子科技大学电子薄膜与集成器件国家重点实验室 24 81 5.0 7.0
3 陈远龙 电子科技大学电子薄膜与集成器件国家重点实验室 4 17 3.0 4.0
4 王影 电子科技大学电子薄膜与集成器件国家重点实验室 9 25 4.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (12)
共引文献  (12)
参考文献  (3)
节点文献
引证文献  (5)
同被引文献  (6)
二级引证文献  (1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(4)
  • 参考文献(0)
  • 二级参考文献(4)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(6)
  • 参考文献(0)
  • 二级参考文献(6)
2012(3)
  • 参考文献(3)
  • 二级参考文献(0)
2016(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(2)
  • 引证文献(2)
  • 二级引证文献(0)
2019(3)
  • 引证文献(2)
  • 二级引证文献(1)
研究主题发展历程
节点文献
带隙基准
高电源抑制比
低噪声
电源抑制比增强级
低通滤波器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子技术
月刊
1000-0755
31-1323/TN
大16开
上海市长宁区泉口路274号
4-141
1963
chi
出版文献量(篇)
5480
总下载数(次)
19
总被引数(次)
22245
论文1v1指导