基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
基于March C+算法,设计了一种基于Scan chain的Block RAM为测试对象的串/并行BIST电路.在电路内部自身生成测试向量,不需要外部施加激励,并依靠自身决定得到测试结果是否正确.该电路既可以有效对Block RAM进行准确校验和故障定位,又不会因BIST测试增加PAD的数量.最后,对设计方法结果进行了仿真验证.
推荐文章
一种基于双端口RAM的高速数据采集系统设计
高速数据采集
双端口RAM
环状缓冲区
数据流
并行处理
嵌入式SRAM MBIST优化设计研究
SRAM
MBIST
三单元耦合故障
测试成本
测试覆盖率
一种基于FPGA的低功耗、容错状态机设计方法
低功耗
有限状态机
容错
现场可编程门阵列
一种借助RAM存储器完成PDIUSBD12总线枚举调试的方法
USB
USB设备端
USB调试
总线枚举
RAM存储器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种基于Scanchain的Block RAM的MBIST设计方法
来源期刊 电子与封装 学科 工学
关键词 MarchC+算法 BIST电路 故障定位
年,卷(期) 2016,(4) 所属期刊栏目 电路设计
研究方向 页码范围 21-23,28
页数 4页 分类号 TN402
字数 1463字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 闫华 7 13 2.0 3.0
2 丛红艳 2 3 1.0 1.0
3 张艳飞 3 3 1.0 1.0
4 胡凯 1 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (2)
同被引文献  (0)
二级引证文献  (1)
2016(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
MarchC+算法
BIST电路
故障定位
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子与封装
月刊
1681-1070
32-1709/TN
大16开
江苏无锡市惠河路5号(208信箱)
2002
chi
出版文献量(篇)
3006
总下载数(次)
24
总被引数(次)
9543
论文1v1指导