多种哈希算法的可重构硬件架构设计

• 作者: 严晓浪 修思文 刘恒 李奕均 黄凯
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 哈希算法 SM3 MD5 SHA 基础运算单元 可重构 高性能
• 年，卷（期）: 2016,（3）
• 所属期刊栏目: 高性能计算
• 页码范围: 411-417
• 页数: 7页
• 分类号: TP309.7
• 字数: 5421字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2016.03.002

摘要

针对现有的哈希算法硬件架构仅实现少量几种算法的问题,设计了一种可实现SM3,MD5,SHA-1以及SHA-2系列共7种哈希算法的可重构IP,以满足同一系统对安全性可选择的需求.通过分析各哈希算法及其运算逻辑的相似性,该设计最大化地重用加法器和寄存器,极大地减少了总的实现面积.此外,该设计灵活可配,可以对内存直接存取.以Altera的Stratix Ⅱ为FPGA目标器件,其最高频率可达100 MHz,总面积较现有设计减少26.7％以上,且各算法单位面积吞吐率均优于现有设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	严晓浪	浙江大学超大规模集成电路研究所	246	1634	19.0	29.0
2	黄凯	浙江大学超大规模集成电路研究所	44	179	8.0	11.0
3	刘恒	浙江大学超大规模集成电路研究所	4	26	3.0	4.0
4	修思文	中国计量学院光学与电子科技学院	6	23	3.0	4.0
5	李奕均		1	5	1.0	1.0