高速串行数据传输链路中固定延时设计

• 作者: 刘天宽 邓彬伟
• 来源期刊: 测控技术
• 学科: 工学
• 关键词: 高速串行链路 LOCic 固定延时 FPGA
• 年，卷（期）: 2016,（2）
• 所属期刊栏目: 数据采集与处理
• 页码范围: 44-47
• 页数: 4页
• 分类号: TP206+.1
• 字数: 1626字
• 语种: 中文

摘要

在高能物理实验中,由于需要预测数据传输时间,触发器和高速数据传输系统需要具有固定延时的串行链路.然而,当前嵌入在最新一代可编程逻辑门阵列(FPGA)中的高速收发器通常是不带固定延时能力的.给出了基于LOCic编解码器的固定延时传输设计.讨论了LOCic解码器中帧头位置鉴别寄存器与数据串行传输相位延时间的关系.实验和测试结果表明给出的固定延时设计简单,可靠可行.