基于CML的高速数据传输电路设计

• 作者: 任勇峰 单彦虎 彭巧君 马放
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: CML 时序约束 8 b/10 b编码 TLK1501
• 年，卷（期）: 2016,（1）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 94-97
• 页数: 4页
• 分类号: TN91
• 字数: 2013字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2016.01.020

摘要

针对现代数据传输速度越来越快、数据量越来越大的现状，提出了基于CML数据传输标准的高速数据传输电路的设计。以FPGA为主控制器，协议芯片选用接口标准为CML的内部编码方式为8 b/10 b编码的TLK1501芯片，以此实现高速数据传输。在FPGA中对时钟信号进行了时序约束实现逻辑控制的修正，解决了因内部时钟占空比失真而导致产生误码的问题。电路经试验验证，具有较高的稳定性和可靠性。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	任勇峰	中北大学电子测试技术国家重点实验室	138	969	15.0	23.0
2	彭巧君	中北大学电子测试技术国家重点实验室	7	42	3.0	6.0
3	单彦虎	中北大学电子测试技术国家重点实验室	34	116	6.0	8.0
4	马放	中北大学电子测试技术国家重点实验室	2	8	2.0	2.0