MPC8280与SDRAM之间的时序约束分析与实现

• 作者: 宁金叶 罗小丽
• 来源期刊: 电子技术
• 关键词: MPC8280 SDARM 时序设计 PowerQUICC Ⅱ处理器
• 年，卷（期）: 2016,（7）
• 所属期刊栏目: 电子技术设计与应用
• 页码范围: 75-78
• 页数: 4页
• 字数: 2961字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-0755.2016.07.023

摘要

Freescale公司的PowerQUIIC Ⅱ处理器MPC8280基于G2 LE内核,片外可以连接SDRAM等多种外设,但外同步的设计方法容易造成系统时钟到达处理器与存储器的时间存在延时问题.本文研究了MPC8280与SDRAM之间的读写时序关系,分析了系统在66MHZ和100MHZ时钟条件下的时序约束限制,系统可以通过在PCB板卡上设置蛇形线等方式来解决延时问题,从而确保数据交互的准确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	罗小丽		36	26	3.0	3.0
2	宁金叶		13	12	2.0	2.0