基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种适用于1553总线协议的内建自测试实现方法。该方法在传统协议处理器基础上,增加了用于存储测试向量的 ROM、自测试逻辑电路及测试寄存器,能实现1553总线协议处理器的协议逻辑自测试、编解码自测试、RAM自测试,并将测试结果存储到内建自测试状态寄存器1CH 中,用户通过访问该寄存器可以随时了解当前自测试的状态或结果。采用理论结合仿真的方法分析了协议处理器的自测试响应,仿真结果表明该协议处理器实现了内建自测试功能,内建自测试结果说明1553协议处理器的协议逻辑和 RAM的读写功能均正常。该测试方法有效提高了测试覆盖率,降低了电路测试程序开发的难度。
推荐文章
软件内建自测试中模板内容的研究和实现
软件内建自测试
可测性
模板函数
程序插装
故障模型
互连内建自测试技术的原理与实现
高速互连
互连测试
内建自测试
基于软件内建自测试模板内容的研究
内建自测试
可测性设计
程序流程
LSC87中嵌入式ROM内建自测试实现
内建自测试
可测性设计
集成电路
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 适用于1553总线协议的内建自测试实现
来源期刊 微处理机 学科 工学
关键词 1553总线 内建自测试 协议逻辑 编解码 RAM自测试 覆盖率
年,卷(期) 2016,(5) 所属期刊栏目 大规模集成电路设计、制造与应用
研究方向 页码范围 1-5
页数 5页 分类号 TN492
字数 2428字 语种 中文
DOI 10.3969/j.issn.1002-2279.2016.05.001
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 于宗光 140 722 12.0 22.0
2 蔡洁明 8 15 3.0 3.0
3 朱晓宇 4 4 1.0 1.0
4 印琴 4 11 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (32)
共引文献  (11)
参考文献  (7)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1990(1)
  • 参考文献(0)
  • 二级参考文献(1)
1994(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(2)
  • 参考文献(0)
  • 二级参考文献(2)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(4)
  • 参考文献(1)
  • 二级参考文献(3)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(5)
  • 参考文献(0)
  • 二级参考文献(5)
2004(5)
  • 参考文献(1)
  • 二级参考文献(4)
2006(4)
  • 参考文献(0)
  • 二级参考文献(4)
2007(2)
  • 参考文献(0)
  • 二级参考文献(2)
2008(2)
  • 参考文献(0)
  • 二级参考文献(2)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(3)
  • 参考文献(2)
  • 二级参考文献(1)
2012(1)
  • 参考文献(0)
  • 二级参考文献(1)
2013(2)
  • 参考文献(0)
  • 二级参考文献(2)
2014(2)
  • 参考文献(2)
  • 二级参考文献(0)
2015(1)
  • 参考文献(1)
  • 二级参考文献(0)
2016(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
1553总线
内建自测试
协议逻辑
编解码
RAM自测试
覆盖率
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微处理机
双月刊
1002-2279
21-1216/TP
大16开
沈阳市皇姑区陵园街20号
1979
chi
出版文献量(篇)
3415
总下载数(次)
7
论文1v1指导