高速串行数据处理模块的设计与实现

• 作者: 侯振龙 徐健 方明 龚东磊
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 直接内存存取 数字信号处理器 PCIe总线 现场可编程门阵列 中标麒麟操作系统
• 年，卷（期）: 2016,（3）
• 所属期刊栏目: 开发研究与工程应用
• 页码范围: 289-294
• 页数: 6页
• 分类号: TN919.5
• 字数: 3050字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2016.03.052

摘要

为提高现有密码模块中数据加解密算法的多样性和安全性,设计并实现一种基于双现场可编程门阵列(FPGA)与数字信号处理器(DSP)架构的数据处理模块.2片FPGA分别与DSP通过外部存储器接口(EMIF)总线进行互联.FPGA 1#利用PCIe,EMIF总线实现其与上位机和DSP的通信,并结合分散-收集型直接内存存取模块最大化PCIe链路带宽.FPGA 2#使用AURORA协议与FPGA 1#进行串行通信,实现多个加解密算法的并行工作,同时支持算法的全局和局部重构.DSP负责数据加解密算法的参数配置、密钥生成与安全管理.在中标麒麟操作系统下的板级功能与性能验证结果表明,该模块与主机的通信速率可达11.36 Gb/s,同时具有密码安全性高和算法可重构的特点,适用于高速数据协同处理领域.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	徐健	中国电子科技集团公司第三十二研究所	6	10	2.0	3.0
2	侯振龙	中国电子科技集团公司第三十二研究所	1	4	1.0	1.0
3	龚东磊	中国电子科技集团公司第三十二研究所	2	10	2.0	2.0
4	方明	中国电子科技集团公司第三十二研究所	2	10	2.0	2.0