DTMB中LDPC码编译码器的FPGA实现

• 作者: 梁晨驰 阿卜杜拉 陈为刚
• 来源期刊: 信息技术
• 学科: 工学
• 关键词: 低密度奇偶校验码 数字地面多媒体广播 现场可编程逻辑门阵列 硬件测试系统
• 年，卷（期）: 2016,（1）
• 所属期刊栏目: 基金项目
• 页码范围: 54-58
• 页数: 5页
• 分类号: TN47
• 字数: 3669字
• 语种: 中文
• DOI: 10.13274/j.cnki.hdzj.2016.01.015

摘要

针对数字地面多媒体广播标准中的低密度奇偶校验(LDPC)码,设计实现了基于现场可编程逻辑门阵列(FPGA)的LDPC码编译码器.设计所采用的编译码器方案均采用部分并行结构,在吞吐量与硬件复杂度之间达到了较好的折中.进一步,实现了用于LDPC码性能测试的误码测试硬件系统.基于FPGA的硬件实现结果表明,针对码率为0.4的LDPC码,设计的编译码器可工作在160MHz的时钟频率下,以译码前的数据量计算,吞吐量达到214Mbps.当误比特率为10-6时,实现的6比特量化译码器与浮点译码器的性能差距仅为0.05 dB.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈为刚	天津大学电子信息工程学院	39	139	7.0	9.0
2	梁晨驰	天津大学电子信息工程学院	2	1	1.0	1.0
3	阿卜杜拉	天津大学电子信息工程学院	1	0	0.0	0.0