原文服务方: 微电子学与计算机       
摘要:
针对抗辐射微处理器的容错需求,特别是在高速缓存中由单粒子效应造成的多位翻转故障,设计了一种高速缓存纠检错方案,以LEON2处理器为研究平台,分别对指令Cache和数据Cache的标记存储器和数据存储器设计并行的BCH编码器和译码器,实现多达4位错误的检测。针对检测到的多位错误,利用存储层次特征,实现对故障的有效规避。以LEON2处理器为研究平台的仿真结果证明,该方案能够有效应对高速缓存中单粒子效应所引发的多位错误,并且方案的资源开销和性能开销都比较小,为未来纳米级微处理器的容错设计提供了支撑。
推荐文章
理想高速缓存模型及其高效算法研究
理想高速缓存模型
参数无关
算法
高速缓存复杂性
实验性能
高速缓存参数无关的高效算法
存储模型
理想高速缓存模型
高速缓存参数无关
算法
纠三错BCH码改进查找表译码算法研究及其实现
BCH码
纠三错
查找表
译码
FPGA
基于循环的指令高速缓存访问预测方法
指令高速缓存
路预测
循环
路径
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于BCH算法的高速缓存纠检错方案研究
来源期刊 微电子学与计算机 学科
关键词 BCH 码 单粒子效应 并行 高速缓存 检错
年,卷(期) 2016,(11) 所属期刊栏目
研究方向 页码范围 124-128
页数 5页 分类号 TP302.8
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张伟功 首都师范大学信息工程学院 43 138 6.0 9.0
3 王晶 首都师范大学信息工程学院 24 58 4.0 5.0
7 王珍珍 首都师范大学信息工程学院 3 7 1.0 2.0
8 杨志涛 1 6 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (12)
共引文献  (12)
参考文献  (6)
节点文献
引证文献  (6)
同被引文献  (4)
二级引证文献  (0)
1998(2)
  • 参考文献(0)
  • 二级参考文献(2)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(1)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(2)
  • 参考文献(1)
  • 二级参考文献(1)
2007(3)
  • 参考文献(0)
  • 二级参考文献(3)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(2)
  • 参考文献(1)
  • 二级参考文献(1)
2014(2)
  • 参考文献(2)
  • 二级参考文献(0)
2016(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(2)
  • 引证文献(2)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(3)
  • 引证文献(3)
  • 二级引证文献(0)
研究主题发展历程
节点文献
BCH 码
单粒子效应
并行
高速缓存
检错
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导