基于VHDL的巴克码发生器的设计及FPGA实现

• 作者: 屈宝鹏 张喜凤
• 来源期刊: 电子技术
• 学科: 工学
• 关键词: VHDL 巴克码发生器 FPGA 群同步码组
• 年，卷（期）: 2016,（3）
• 所属期刊栏目: 电子技术设计与应用
• 页码范围: 84-86
• 页数: 3页
• 分类号: TN914
• 字数: 2061字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-0755.2016.03.025

摘要

在数字通信系统中巴克码主要用于信号的帧同步，其特点是具有比较尖锐的自相关函数，以便于与随机的数字信息相区别，同时易识别，伪同步出现的可能性很小。基于VHDL硬件描述语言，设计了一款13位巴克码发生器电路，并在QuantusⅡ环境中对其进行了功能仿真与时序仿真，然后在FPGA芯片中对设计的电路进行了硬件验证。结果表明，基于VHDL的巴克码发生器能够准确地产生巴克码信号，达到了预期效果。