SRAM型FPGA的可重构容错结构研究

• 作者: 张程程 班恬
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 容错 动态部分重构 面积开销 功耗
• 年，卷（期）: 2016,（11）
• 所属期刊栏目: 【研究与设计】
• 页码范围: 41-45
• 页数: 5页
• 分类号: TP332.1
• 字数: 3561字
• 语种: 中文

摘要

针对SRAM型FPGA ，提出了一种基于动态可重构技术的容错设计方法，根据瞬态错误概率的高低来动态控制系统的冗余程度。在错误率低的时候，系统采用双备份比较（DWC ），具有较低的面积开销和功耗；在错误率高的时候，系统切换到三模冗余（TMR）排除单个错误的影响。采用基于代理逻辑（Proxy LUT）和早期获取部分可重构（EAPR）的设计方法，以ISCAS’85 benchmark电路中的大型代表电路为验证模块，叙述了动态可重构的容错结构的实现过程，并重点验证了动态可重构容错设计方法和其它静态容错方法相比，在面积和功耗上的优势，结果表明动态可重构容错结构相比混合容错结构而言，其面积开销和功率消耗较小。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	班恬		9	17	3.0	3.0
2	张程程		1	5	1.0	1.0