基于FPGA视频合成系统设计与实现

• 作者: 朱洪翔 祁晓鹏 董青
• 来源期刊: 计算机测量与控制
• 关键词: FPGA 视频合成 Verilog 实时性
• 年，卷（期）: 2016,（4）
• 所属期刊栏目: 设计与应用
• 页码范围: 247-249
• 页数: 3页
• 分类号: TB114.3
• 语种: 中文
• DOI: 10.16526/j.cnki.11-4762/tp.2016.04.071

摘要

为实现将输入的六路BT656视频无失真地合并成一路BT1120视频输出,采用将FPGA技术和视频合成系统相结合的设计方法,用verilog语言设计完成有效视频数据的抽取、SRAM乒乓操作以及FPGA对于视频的拼接处理方法;该系统由视频输入解码模块、存储模块、输出解码模块、I2C模块以及时钟管理模块组成;经算法仿真和逻辑综合,该设计可以实现视频合成的基本功能,满足视频监控系统的实时性要求.综合结果表明该设计占用FPGA片上逻辑资源少,系统运行频率高.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	祁晓鹏		9	9	2.0	3.0
2	朱洪翔		10	6	1.0	2.0
3	董青		8	6	1.0	2.0