一种自适应训练的BP神经网络FPGA设计

• 作者: 常胜 王蒙 王豪
• 来源期刊: 现代电子技术
• 关键词: FPGA BP神经网络 线性拟合 非线性拟合 自适应训练
• 年，卷（期）: 2016,（15）
• 所属期刊栏目: 电子技术应用
• 页码范围: 115-118
• 页数: 4页
• 分类号: TN702.2-34|TP183
• 语种: 中文
• DOI: 10.16652/j.issn.1004-373x.2016.15.029

摘要

为解决软件实现神经网络存在并行度不高、速度慢的缺点以及传统神经网络硬件设计资源利用高、网络训练不可控的不足，提出了一种新的BP神经网络FPGA设计方法。该方法通过基于对称性的分段线性拟合和非线性拟合实现Sigmoid激励函数和利用有限状态机实现基于误差的训练次数自适应。应用Verilog HDL语言设计1?3?1三层BP神经网络逼近y=cos x函数，网络的资源占用为2756 LEs，训练次数为1583次，网络测试样本的平均相对误差为0.6%，最高时钟频率为82.3 MHz。验证结果表明该方法设计的神经网络资源占用少，网络训练可自动控制，同时还具有精度高，运行速度快的优点。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王豪	武汉大学物理科学与技术学院	69	158	6.0	8.0
2	常胜	武汉大学物理科学与技术学院	92	343	9.0	13.0
3	王蒙	武汉大学物理科学与技术学院	4	16	2.0	4.0