基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
从信道编码简介出发,介绍了FPGA系统设计基础及Verilog HDL硬件描述语言,分析了一般编码原理和流程,选取线性分组码进行MAXPLUSⅡ平台的仿真实现,加深了对信道编码和FPGA之间的理解.
推荐文章
基于FPGA的DVB-S中信道编码的实现
信道编码
扰码
里德-所罗门编码
卷积交织
删除型卷积编码
信道编码的发展
信道编码
分组码
卷积码
级联码
Turbo码
DVB-S中的信道编码技术
信道编码
里德-所罗门编码
卷积交织
删除型卷积编码
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 信道编码的FPGA实现
来源期刊 民营科技 学科
关键词 信道编码 FPGA 线性分组码
年,卷(期) 2016,(10) 所属期刊栏目 信息科学
研究方向 页码范围 79
页数 1页 分类号
字数 1607字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张影 7 25 2.0 5.0
2 王小婷 5 12 1.0 3.0
3 王勤义 2 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2016(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
信道编码
FPGA
线性分组码
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
民营科技
月刊
1673-4033
53-1125/N
大16开
云南省昆明市
64-13
1995
chi
出版文献量(篇)
31436
总下载数(次)
46
总被引数(次)
63506
论文1v1指导