基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文介绍了xilinx公司FPGA使用MIG IP核开发的DDR3接口控制器的设计思想,设计流程,并给出了注意事项和部分程序例子,实际使用情况表明,该设计满足使用要求。
推荐文章
基于Kintex-7 FPGA的DDR3 SDRAM接口应用研究
DDR3SDRAM
FIFO
FPGA
遍历状态机
Virtex-7 FPGA DDR3电路的设计与仿真研究
Virtex-7FPGA
DDR3
拓扑
信号完整性
阻抗控制
2133Mb/s DDR3存储接口的物理设计
DDR3
物理设计
时钟树
布局规划
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 xilinx系列FPGA对DDR3的访问接口设计
来源期刊 通讯世界 学科 工学
关键词 xilinx FPGA IP核 DDR3控制
年,卷(期) 2016,(5) 所属期刊栏目 论述
研究方向 页码范围 247-247
页数 1页 分类号 TN79+1
字数 819字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 姜文博 4 5 1.0 1.0
2 陈维蛇 2 3 1.0 1.0
3 司蓉蓉 1 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (2)
同被引文献  (7)
二级引证文献  (0)
2016(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
xilinx FPGA
IP核
DDR3控制
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
通讯世界
月刊
1006-4222
11-3850/TN
大16开
北京复兴路15号138室
82-551
1994
chi
出版文献量(篇)
31562
总下载数(次)
90
总被引数(次)
56487
论文1v1指导