基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为提高DSP处理器的执行效率,专门针对CPU指令处理速度与存储器指令存取速度不匹配问题,本文通过在CPU与主存储器之间设计了一款指令Cache,从而有效解决了上述问题.根据DSP四级流水线的特性,所设计的指令Cache采用直接映像机制;通过verilog实现指令Cache的编程,并使用ModelSim仿真软件对指令Cache进行了仿真验证,仿真结果表明指令Cache的效果符合预期.
推荐文章
嵌入式CPU指令Cache的设计与实现
FPGA
高速缓存
直接映射
先进先出
一种并行指令Cache的设计与实现
X86结构
指令Cache
TLB
替换策略
一种通用DSP单端口指令Cache设计
DSP流水线
CACHE冲突
策略
多线程非阻塞指令Cache设计
多线程
非阻塞
Cache
SystemVerilog仿真模型
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 DSP指令Cache的设计与实现
来源期刊 电子世界 学科
关键词 DSP 指令Cache Cache控制器
年,卷(期) 2016,(21) 所属期刊栏目 探索与观察
研究方向 页码范围 84,87
页数 2页 分类号
字数 1706字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 吕华智 湘潭大学物理与光电工程学院 1 4 1.0 1.0
2 黄嵩人 湘潭大学物理与光电工程学院 14 22 3.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (10)
共引文献  (13)
参考文献  (5)
节点文献
引证文献  (4)
同被引文献  (0)
二级引证文献  (0)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(3)
  • 参考文献(1)
  • 二级参考文献(2)
2005(2)
  • 参考文献(0)
  • 二级参考文献(2)
2006(3)
  • 参考文献(1)
  • 二级参考文献(2)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2016(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
DSP
指令Cache
Cache控制器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子世界
半月刊
1003-0522
11-2086/TN
大16开
北京市
2-892
1979
chi
出版文献量(篇)
36164
总下载数(次)
96
总被引数(次)
46655
论文1v1指导